Master Thesis Online
Feuilleter par Auteur : Polet, Quentin
Resultats 1 à 1 de 1
| Titre | Auteur | Année | (Co)Promoteur(s) | |
|---|---|---|---|---|
 |
Implementing the beta machine on a Terasic DE10 SoC + FPGA development board | Polet, Quentin | 2021 | Fontaine, Pascal  ; Mathy, Laurent |